La carte mère est la carte principale de l'ordinateur. Elle va recevoir le microprocesseur, les mémoires, les cartes d'extensions... Elles sont caractérisées par :

· les processeurs supportés

· Leur type

· leur alimentation électrique

· leur fréquence

· leur bus de connexion

· leur chipset

· leur bios

· leur intégration

 

carte mère MSI MAG Z8906-socket LGA 1851 - Intel Z890 (2024)

carte mère MSI MAG Z8906-socket LGA 1851 - Intel Z890 2024 structure

Caractéristiques

1. TYPES DE CARTES MÈRES

Une carte mère a des dimensions normalisées afin que le boitier qui la reçoit et les composants qu'elle reçoit soient adaptés.

ℹ Informations

À noter que le mini itx (170 x 170) est un format utilisé pour ce que l'on appelle les "barebones" ( unité centrale miniature)

 

2. LE SOCKET

Les cartes mères sont prévues pour fonctionner avec un type de microprocesseur donné. Ce microprocesseur va être adapté sur un support destiné à le recevoir, le slot ou socket. (Le slot permet l'insertion d'une carte fille supportant le processeur, le cache, le ventilateur...) La plupart des processeurs utilisent un support de type Socket.

Informations

La vitesse interne de la carte mère est en rapport avec le processeur. Un coefficient multiplicateur permet d’adapter la vitesse du processeur à celle de la vitesse d'horloge de la carte mère

 

Les sockets actuels

3. L'ALIMENTATION ÉLECTRIQUE

L'alimentation électrique des cartes mères s'effectue en 12 volts. Elle est liée à la consommation du processeur et des différents composants, notamment la carte vidéo qui exige souvent 2 alimentations séparées. Cette alimentation est fournie par l'alimentation générale du boitier.

CRITÈRES :

- puissance de l'alimentation en Watts (de 250  à 750 w)

- nombre de sorties disponibles pour alimenter chaque composant

- type d'alimentation (atx ou sata)


           alimentation ATX


           alimentation sata

-  connecteurs auxiliaires (un ou deux) CPU 12 volts à 4 ou à 8 broches destinés à l’alimentation du processeur.   

- connecteur PCI-Express 6+2 broches (un ou plusieurs)

4. L'HORLOGE ET LE CMOS

L'horloge temps réel (notée RTC, pour Real Time Clock) est un circuit chargé de la synchronisation des signaux du système. Elle est constituée d'un cristal qui, en vibrant, donne des impulsions (appelés tops d'horloge) afin de cadencer le système. On appelle fréquence de l'horloge (exprimée en MHz) le nombre de vibrations du cristal par seconde, c'est-à-dire le nombre de tops d'horloge émis par seconde. Plus la fréquence est élevée, plus le système peut traiter d'informations.

5. LES DIFFÉRENTS TYPES DE BUS

Les bus sont les lignes qui relient les différents composants. Ils sont nombreux et fonctionnent avec des débits différents. Le processeur a évidemment un rôle central et doit pouvoir communiquer avec tous les périphériques. Cependant, le processeur n’est pas connecté directement avec tous les périphériques, cette solution rendrait les cartes mères trop complexe et nécessiterait un changement de processeur à chaque nouvelle technologie de composant.
Les périphériques se connectent sur un bus relié au processeur. Chaque périphérique dialogue avec le processeur selon un protocole de communication commun. Ce standard de communication permet de limiter les connecteurs et les technologies donc les coûts et permet facilement de supporter les nouveaux composants. D’où l’universalité et l’évolution des éléments intégrés dans les ordinateurs "compatible PC".

ℹ Informations

Ceci est une simplification car ce sont les contrôleurs de composant (disque, mémoire ...) qui se connectent à ce bus commun affranchissant les périphériques en eux-mêmes

 

Il n’y a pas qu’un seul bus car cela pourrait poser des problèmes de bouchons et de transmissions, de plus certains périphériques ont besoin de bien plus de bande passante que d’autre (par exemple : carte réseau / mémoire). Il y a plusieurs types de bus fonctionnant à des fréquences et des transmissions en parallèle ou en série, donc débits différents.

a) BUS PROCESSEUR

Le socket processeur est unique pour chaque génération de processeur. Il limite donc l’évolutivité de la configuration. Ce socket permet d’accueillir les multiples broches du processeur qui sont autant de lignes qui constituent le bus processeur. Chaque génération de processeur a un nombre de broches différent et des fonctionnalités particulières pour chacune d’elle, d’où l’incompatibilité d’une génération à l’autre.
Le bus processeur ou FSB (Front Side Bus) relie le processeur au northbridge et indirectement à tous les autres éléments de la carte mère. Il est un des plus influents sur les performances générales du système. Ce bus est constitué de trois bus aux rôles différents le bus de données, le bus d’adresse et le bus de commande.

(1) BUS DE DONNÉES

C’est souvent lui qui définit l’ensemble du bus processeur ; pratiquement toutes les informations doivent y passer, d’où son importance. Sa fréquence de fonctionnement dépend du processeur utilisé et n’a de cesse d’augmenter dès qu’une nouvelle génération de processeur apparaît, complètement lié aux caractéristiques de celui-ci.

⚡ Avancé

La formule de calcul du débit est la suivante Débit = (fréquence du bus ) x (largeur du bus en d’octet) x 4 266 * 8 * 4 = = 8512 Mo/s = 8 Go/s

 

Informations

Avec le processeur Nehalem, Intel a introduit un nouveau bus de données baptisé QPI ou QuickPath Interconnect. Le contrôleur mémoire étant intégré directement au processeur, ce bus sert aujourd’hui essentiellement à la communication entre les cœurs des processeurs serveurs Xeon. Sur les processeurs desktop, il a été remplacé par l’UPI (Ultra Path Interconnect) puis le DMI pour la communication vers le chipset

 

(2) BUS DE COMMANDE

Le bus de commande ou bus de contrôle transporte les ordres et les signaux de synchronisation entre le processeur et les autres composants.
Le bus de commande permet d’envoyer les requêtes associées avec l’envoi des données et des adresses dans les deux autres bus. Par exemple, les requêtes de lecture ou d’écriture lors de transfert entre processeur et mémoire.

(3) BUS D'ADRESSE

Dès que le processeur a besoin d’une donnée, il envoie son adresse par le bus d’adresse en direction du composant visé. Bien souvent une adresse en mémoire vive, mais aussi un autre composant ou périphérique grâce aux ports d’Entrée/Sortie qui sont des identifiants uniques qui les caractérisent. La mémoire ou le périphérique reçoit le signal d’adressage et renvoie la donnée visée par le bus de données. De même lorsque le processeur veut envoyer des données à un composant, il envoie les données par le bus de données et l’adresse où il souhaite qu’elle soit sauvegardée par le bus d’adresse.
La largeur du bus d’adresse entre processeur et mémoire influent sur les quantités de mémoire adressable donc la quantité de mémoire que l’on peut utiliser sur une plateforme. Au début de l’informatique le bus de 20 bits permettait d’adresser 1 Mo de mémoire vive, plus tard, des bus à 36 bits (des Pentium 4 par exemple) permettent d’adresser 64 Go de mémoire vive. Enfin avec l'architecture x86_64, les adresses sont codées sur 64 bits : la taille maximale théorique de la mémoire adressable est donc 2 puissance 64 octets.

b) BUS MÉMOIRE

Le contrôleur mémoire est présent dans le northbridge (Intel) ou inclut dans le processeur pour les modèles amd. C’est ce contrôleur qui permet de gérer de la mémoire vive avec des fréquences et des latences plus ou moins élevées. La fréquence du bus est modulable selon celles supportées par les barrettes qui l’équipent.

c) BUS D’EXTENSION PCI

Avant le PCI Express, tous les bus PC et les connecteurs d’extension utilisaient une communication parallèle (plusieurs bits sont transférés en même temps) ou série (les bits sont transférés à la suite, un par cycle d’horloge).
Géré par le southbridge (chipset), le PCI offre à l'origine un débit de 133 Mo/s mais son débit n’était plus suffisant et même limitant beaucoup les performances, car la bande passante est divisée entre les périphériques connectés. Peu à peu pour les plus rapides, la connexion est faite directement avec le Northbridge (processeur).

source: Tested.com

Informations

Une ligne PCI Express est une paire de liens fonctionnant chacun à 2,5 Gbit/s chacun, soit 250 Mo/s et pas 320 Mo/s car pour un octet (8 bits) le bus transmet en réalité 10 bits.

 

Les interfaces rapides (contrôleur sata par exemple) peuvent maintenant être utilisées efficacement sans goulet d’étranglement du bus PCI.

Les versions s'échelonnent : PCIe 1.0 (2003), à  PCIe 6.0 (2022) puis  PCIe 7.0 (2025) - avec des débits allant jusqu’à 252 Go/s pour le PCIe 7.0 x16. Le PCIe 5.0 est le standard desktop haut de gamme en 2024 ; le PCIe 6.0 reste cantonné aux serveurs et cartes mères workstation.

évolution des taux de transfert pour une voie

ℹ Informations

La principale différence entre PCI Express et PCI est l’utilisation de ligne de transmission série là où le PCI utilise des transmissions en parallèle.

 

            Source wikipédia

Informations

les deux ports ne fonctionnent pas obligatoirement en 16x, le nombre de lignes activable est limité. Ils peuvent fonctionner en 16x/4x ou 8x/8x, à vérifier selon les constructeurs

 

d) BUS GRAPHIQUE

Le PCI Express est le bus idéal pour connecter des cartes graphiques

ℹ Informations

Les systèmes sli nvidia ou CrossFire d’ATI, peu utilisés, permettent de faire fonctionner plusieurs cartes graphiques ensemble (les GPU ne peuvent pas communiquer assez rapidement via ces ponts).

 

e) BUS USB (Universal Sérial Bus)

Comme son nom l'indique, il permet de presque tout faire.

(1) ÉVOLUTION

- Le bus USB permet de connecter des périphériques quand l'ordinateur est en marche et en bénéficiant du Plug and Play. Il permet aussi d'alimenter les périphériques peu gourmands en énergie.

- USB1 : jusqu'à 1,5 Mo/s

- USB2 : jusqu'à 60 Mo/s ; l'évolution OTG permet à 2 périphériques de communiquer sans passer par un ordinateur

- USB3 : jusqu'à 625 Mo/s et une puissance électrique accrue (4,5watts)

- USB3.1 : jusqu'à 1,2 Go/s et plus de sens pour le branchement

- USB3.2 GEN 1 : jusqu'à 5 Gb/s

- USB3.2 GEN 2 : jusqu'à 10 Gb/s

- USB3.2 GEN 2X2 : jusqu'à 20 Gb/s

- THUNDERBOLT3 : association de la technologie de transfert haut débit THUNDERBOLT avec le nouveau format USB-C réversible

- THUNDERBOLT4 : 40 Gbit/s bidirectionnel, prise en charge native USB 4, 100 W de charge, 2 écrans 4K simultanés

- USB4 VERSION 2.0 : jusqu’à 80 Gbit/s (mode symétrique) - déploiement 2023+ sur cartes mères Z790/Z890

- THUNDERBOLT5 : 120 Gbit/s en mode Bandwidth Boost, 40 Gbit/s symétrique - Intel Meteor Lake / Arrow Lake (2023-2024)

(2)  PROTOCOLES

Le port usb en utilise 5 types :

- transfert de commande, utilisé pour l'énumération et la configuration des périphériques.

- transfert d’interruption, utilisé pour des informations de petite taille (claviers, souris) ;

- transfert isochrone, utilisé pour effectuer des transferts volumineux en temps réel avec garantie de bande passante (flux audio et vidéo) ;

- transfert en masse, utilisé pour transférer des informations volumineuses avec garantie d'acheminement (dispositifs de stockage).

- Alternate Mode qui permet d'étendre l'usage de l'USB à d'autres fonctions 

(3) CONNECTEURS

Les connecteurs utilisés ont eux aussi évolués :

Usb1/usb2 type A :

Usb1/usb2 type B :

Usb3 type A :

Usb3 type B :

Mini USB 2 :

Micro USB 2 :

Micro USB 3 :

USB type C

f) BUS M.2

Le bus M.2 ou NGFF (Next Generation Form Factor) est le successeur du mSata concu pour connecter des cartes filles et plutôt destinés aux portables, tablettes et ultrabook.

6. LES CHIPSETS

Le chipsets est un composant électronique servant d'interface entre le processeur et ses périphériques, Il est spécifiquement conçu pour ce microprocesseur. Il existe de différentes fabricants (amd, nvidia, via...) mais ceux d'INTEL sont les plus courants.

Pour Intel les plus récents sont :


 

source : comptoir-harware.com

et encore en circulation


Source : Intel

Et pour AMD

 AMD Socket AM5

AMD Socket AM4

7. LE BIOS – L'UEFI

Le bios permet aux différentes parties de l'ordinateur de communiquer entre elles ; il est stocké dans une rom sur la carte mère ; le bios peut être mis à jour. Le bios indique par des sons ou par un code erreur le résultat des tests qu'il effectue à la mise en route.
Sur la plupart des machines, le bios peut être appelé par une combinaison de touches juste après la mise en route du micro :

- <ctrl> <alt> <esc>

- <supp> (<F2> pour les cartes mères INTEL).

L’uefi (Unified Extensible Firmware Interface) remplace le bios (Basic Input/Output System). Il améliore l’interopérabilité des logiciels et remédie aux limitations du bios :

- Interface plus ergonomique

- possibilité d’utiliser le BIOS avec un matériel UEFI, notamment avec une souris.

- sécurité au démarrage contre les attaques virales

- temps de démarrage et sortie de la mise en veille prolongée plus rapides.

- prise en charge des lecteurs supérieurs à 2,2 téraoctets.

- prise en charge de pilotes de périphériques durant le démarrage.

ℹ Informations

Un Extensible Firmware Interface ( EFI ) est un logiciel intermédiaire entre le micrologiciel (firmware) et le système d'exploitation ( OS ) d'un ordinateur. C'est le successeur du bios . l'efi est ca

 

8. IRQ - DMA - ADRESSES

Une ligne irq est une ligne de demande d'interruption qui permet à un périphérique de signaler à un processeur qu'un événement est survenu, qui requiert son attention de manière plus ou moins impérative.

a) LE PIC

Le pc xt disposait de  8 lignes contrôlées par un circuit pic 8259 ; le pc at portait ce nombre clairement insuffisant à 16 avec un second circuit pic 8259, la ligne irq 2 étant inutilisable car servant de relais en cascade vers les irq 8 à 15 (qui ont par la même une priorité supérieure aux irq 3 à 7) ; de plus certaines cartes exigeaient un irq précis

Le plus haut niveau de priorité étant l’IRQ 0

b) L'APIC

Les chipsets intègrent maintenant, en plus du pic standard, un apic ("Advanced Programmable Interrupt Controler"). Il est présent sur toutes les machines multiprocesseurs et sur les nouvelles générations de PC. L'apic permet de traiter jusqu'à 256 requêtes d'interruption différentes - les 16 premières étant équivalentes aux 16 irq que nous venons de décrire. L'apic est présent dans le chipset des PC modernes, au même titre que le simple pic.

x2apic est la plus récente génération du contrôleur d'interruption programmable Intel, introduite avec la microarchitecture Nehalem. Il prend en charge les différents processeurs et la performance de l'interface. Le x2apic utilise 32 bits d'adresse CPU, permettant à adresse jusqu'à 232 - 1 processeurs en utilisant le mode de destination physique. Le mode de destination logique fonctionne différemment et introduit des grappes ; en utilisant ce mode, on peut adresser jusqu'à 220 - 16 processeurs −. L'architecture x2apic fournit également un mode de compatibilité descendante pour l'Architecture Intel apic (introduite avec le Pentium/P6) et avec l'architecture de xapic (introduite avec le Pentium 4).
Apicv est le support de virtualisation de matériel visant à optimiser la gestion des interruptions matérielles. Apicv a été introduit dans les processeurs Ivy Bridge-EP.

 

c) L'ACPI

L'acpi (Advanced Configuration & Power Interface) est une norme destinée à gérer et réduire la consommation des ordinateurs : système d’exploitatio- et périphériques matériels (compatibles acpi) communiquent par des signaux :

- G0/S0 (en service) : l’ordinateur est entièrement en service.

- G1 sommeil

- G1/S1 (power on suspend): l’alimentation est toujours en service mais les disques sont stoppés (comme dans tous les états suivants).

- G1/S2 : (état de sommeil plus profond), les processeurs devront être réinitialisés au réveil, le système d’exploitation devra ensuite restaurer les différents contextes d’exécution. (rarement mis en œuvre).

- G1/S3 (standby ou suspend to ram) : l’alimentation principale est éteinte, mais l’état de la mémoire centrale est maintenu en employant une alimentation permanente (appelé 5VSB) pour une restauration plus rapidement qu’en G1/S4.

- G1/S4 (hibernate ou suspend to disk) : l’état du système est sauvegardé (dans un fichier d’hibernation sur disque dur). L’ensemble des composants de l’ordinateur est sans alimentation. À sa remise en service le système d’exploitation devra recharger ce fichier d’hibernation et restaurera alors l’état de l’ordinateur.

- G2/S5 (arrêt piloté - soft off) : la consommation électrique est la plus réduite possible et aucun état courant de l’ordinateur n’a été sauvegardé. Lors de la remise en service le système d’exploitation exécute toute la séquence d’amorçage avant d’être disponible.

- G3 (arrêt mécanique) : dans cet état un interrupteur mécanique a été manœuvré et seule une manœuvre humaine peut permettre de démarrer l’ordinateur.

d) DMA

Un canal dma permet à un périphérique d'accéder directement à la mémoire sans passer par le processeur.

e) E/S

Les périphériques sont reliés au reste du système par des circuits appelés ports d'entrées et/ou de sortie. Les échanges d'informations entre le processeur et les périphériques associés transitent par ces ports :

- Les entrées sont les données envoyées par un périphérique (disque, réseau, clavier…) à destination du processeur ;

- Les sorties sont les données émises par le processeur à destination d'un périphérique (disque, réseau, écran…).

9. LE PLUG AND PLAY

Le plug and play est une architecture dont la finalité est de pouvoir ajouter ou enlever des périphériques quels qu'ils soient sans que ne se pose aucun problème de fonctionnement ; c'est à dire que l'ordinateur reconnaît automatiquement la présence ou la non présence de ces périphériques et optimise leur fonctionnement dans le cadre de la structure de l'ordinateur (irq, dma, ports e/s).

La liste suivante définit les termes clés d'Universal Plug and Play :

- Action : Commande utilisée pour déclencher les services pour exécuter une fonction.

- Point de contrôle : Logiciel qui récupère les descriptions des services et des périphériques Universal Plug and Play, envoie les actions aux services et reçoit les événements des services.

- Périphérique : Objet conteneur pour un ou plusieurs services, soit un périphérique physique tel qu'un caméscope soit un périphérique logique tel qu'un ordinateur agissant en tant que caméscope.

- Événement : Message d'un périphérique à un point de contrôle, utilisé pour que les points de contrôle abonnés soient tenus au courant de l'état des périphériques.

- Service : Fonctionnalité de périphérique qui peut être contrôlée par les points de contrôle.

- Abonnement : Relation entre un point de contrôle et un service.

La fonctionnalité Universal Plug and Play comprend cinq processus :

- Détection : Un périphérique Universal Plug and Play avertit les autres périphériques et points de contrôle de sa présence sur le réseau en utilisant le protocole SSDP (Simple Service Discovery Protocol). Les informations échangées entre le périphérique et le point de contrôle sont limitées aux messages de détection fournissant des informations de base sur les périphériques et leurs services ainsi qu'une URL de description qui peut être utilisée pour rassembler des informations supplémentaires sur le périphérique.

- Description : En utilisant l'URL fournie dans le processus de détection, un point de contrôle reçoit des informations XML sur le périphérique, telles que la marque, le modèle et le numéro de série. En outre, le processus de description peut inclure une liste des périphériques intégrés, des services intégrés et des URL utilisées pour accéder aux fonctions du périphérique.

- Contrôle : Les points de contrôle utilisent les URL fournies lors du processus de description pour accéder aux informations XML supplémentaires qui décrivent les actions auxquelles les services des périphériques Universal Plug and Play répondent ainsi que les paramètres pour chaque action. Les messages de contrôle sont au format XML et utilisent le protocole SOAP.

- Envoi d'événements : Lorsqu'un point de contrôle s'abonne à un service, le service lui envoie des messages d'événement pour annoncer les modifications d'état du périphérique. Ces messages sont au format XML et utilisent l'architecture GENA (General Event Notification Architecture).

- Présentation : Si un périphérique Universal Plug and Play fournit une URL de présentation, un navigateur peut être utilisé pour accéder aux fonctions de contrôle d'interface, aux informations sur les services ou à toute autre capacité du périphérique implémentée par le fabricant.

10. DÉMARRAGE DE L’ORDINATEUR

Entre le moment où l’on allume la machine et celui où le système d’exploitation se charge, se déroule une procédure appelée amorçage (boot) : c’est la phase d’initialisation complète du matériel avant la prise en main par l’OS.

À l’allumage du pc, le cpu exécute un ensemble d’instructions inscrites en rom (ou flash eeprom) sur la carte mère. Ce firmware peut être un BIOS classique (héritage) ou, depuis 2012 sur la quasi-totalité des cartes mères, un UEFI (Unified Extensible Firmware Interface).

3 phases de la procédure d’amorçage :

- le Post (Power On Self Test) : s’exécute uniquement à l’allumage (démarrage à froid). Il vérifie le cpu, la mémoire ram, les périphériques. Un bip unique = OK ; plusieurs bips = erreur matérielle.

- l’initialisation : s’exécute après chaque reboot (démarrage à chaud). Configure les contrôleurs, le pci Express, l’USB, détecte les disques.

- Le UEFI (anc. BIOS - Basic Input Output System) : interface entre le matériel et le système d’exploitation. L’uefi moderne offre une interface graphique, le Secure Boot, le support des disques gpt > 2,2 To et un démarrage très rapide.

La séquence d’amorçage uefi moderne s’articule ainsi : mise sous tension → POST → vérification Secure Boot (signatures cryptographiques des bootloaders) → Boot Manager UEFI → chargeur de démarrage (ex : grub2 sous Linux, Windows Boot Manager) → noyau os.

Séquence d’amorçage UEFI et comparaison BIOS / UEFI 

 Source : UEFI Forum, Microsoft Learn (2024)

ℹ Informations

L’uefi intègre le Secure Boot, qui vérifie la signature numérique du bootloader avant de l’exécuter, protégeant ainsi contre les bootkits et les rootkits qui ciblaient autrefois le mbr. Il peut être désactivé dans les paramètres pour installer certaines distributions Linux non signées, mais cela affaiblit la sécurité du système.

 

 Chaque système d’exploitation utilise son propre système de fichiers. Il faut donc partitionner le disque avant toute installation. On distingue deux schémas :

Les deux tables de partitions :

- MBR (Master Boot Record, héritage) : situé dans le premier secteur de 512 octets du disque. Contient un mini-chargeur (446 o), une table à 4 entrées (16 o chacune) et la signature 0x55AA. Limite : 4 partitions primaires max et 2,2 To par disque. ⚠ Cible historique des virus de boot.

- GPT (GUID Partition Table, standard actuel uefi) : remplace le mbr sur tous les PC récents. Supporte jusqu’à 128 partitions, des disques de plusieurs zébio-octets, et duplique l’en-tête en fin de disque pour la résilience. Obligatoire pour Secure Boot.

Sur un disque gpt Windows 11, on trouve typiquement : une partition EFI System Partition (esp, FAT32, ~100 Mo) contenant les bootloaders, une partition de récupération winre, puis la partition principale ntfs. Linux ajoute ses partitions ext4 ou btrfs.

Structure MBR vs GPT et systèmes de fichiers modernes 

Sources : Microsoft Docs, kernel.org (2024)

💡 Conseil

Des outils comme "EaseUs partition master" peuvent alors très pratiques

Modifié le: mardi 7 juillet 2026, 13:00